發送端符合規格，為什麼接收端還要另做測試？
發送端符合規格，為什麼接收端還要另做測試？
選擇步驟後，圖中對應的元件與下方解說會加上重點標示。完整圖與所有解說會持續顯示；也可用方向鍵切換步驟。
先認出實際通道與 Rx，再看校準時另接的 Replica／模型路徑。時脈架構是兩種評估都要保留的條件。
作者繪製的關係圖。上方是實際 Rx 接收路徑，下方是另行校準的模型路徑；沒有把等化模型接到 DUT 的實測輸出後。
Rx（Receiver，接收端）看到的是訊號走過通道後的結果。接收能力要和通道損耗、等化及 Refclk（Reference Clock，參考時脈）一起檢查；單看發送端波形，還沒有走完整條訊號路徑。
先選擇通道模型
若通道不是 captive，須使用相應外形規格；Base 的這段模型不能自行覆蓋所有連接器與插卡條件。
§8.5.1 先分 captive channel（平台設計涵蓋的完整通道）與由外形規格分工的通道。
Base 6.0 §8.5.1，pp.1400–1402；Figures 8-56、8-57，p.1401。
確認接收端的觀察點
量測接點與接收判決位置不同；不能把接點上閉合的眼圖直接當成接收器必然失效。
§8.4.1 定義不同速率的 recovered eye 參考點。Figure 8-26 分開實際 Rx 路徑與 TP2 經模型得到 TP2P 的校準路徑；完整案例會依序帶讀。
Base 6.0 §8.4.1–8.4.1.1、Figure 8-26，pp.1357–1358。
加上時脈架構及濾波條件
濾波模型是用來描述符合性條件，不要求所有晶片採相同內部電路。
Refclk（提供系統參考的時脈）有共同與獨立架構；§8.6.5 說明原始資料須考慮哪些濾波。
Base 6.0 §8.6.4–§8.6.5，p.1426。
先分清校準眼圖與接收器測試結果
Rx（Receiver，接收端）測試先建立一個符合指定壓力的輸入，再用這個輸入測實際接收器。Stressed eye（加入指定損耗、抖動與干擾的眼圖）校準成功，只代表測試刺激已準備好；DUT（Device Under Test，待測元件）的接收結果要在下一階段取得。
§8.4.1 把 recovered eye（恢復眼圖）定義在接收判決輸入。2.5／5.0 GT/s 對應 Rx pins；8.0、16.0、32.0、64.0 GT/s 則對應套用行為接收等化後的 die pad 訊號。較高速率的這個位置無法直接探測，規格因此用量測加模型建立等效眼圖。
本章接著示範 16.0 GT/s。前章已說明差分電壓與量測參考點，這裡只保留接收測試需要的背景，再把校準通道、模型眼圖與 DUT 測試接起來。
Base 6.0 §8.4.1 Receiver Stressed Eye Specification（p.1357）；§8.4.2.1 Procedure for Calibrating a Stressed EH/EW Eye（pp.1376–1379）；§8.4.2.2 Procedure for Testing Rx DUT（p.1382 起）。
16.0 GT/s Endpoint：從通道選表到 DUT 測試
【模擬資料】以下資料為教學用途建立，不代表特定硬體或平台。待測元件是一個支援 32.0 GT/s 的 Endpoint，本次測它的一條 Rx Lane，速率設為 16.0 GT/s，採 Common Refclk（共同參考時脈，以下簡稱 CC）。訊號由測試來源送入 Endpoint；通道與眼圖讀值均為作者建立。
第一步：依接收元件類型選 Table 8-8 的列
先到 §8.4.1.2，找 Table 8-8 的 16.0 GT/s Non-Root Port 列。選列依據是待測 Endpoint 的類型，不是圖樣產生器的位置。這列在 1 GHz 的校準通道損耗範圍是 4.2–5.2 dB，8 GHz 則是 24.5–25.5 dB；Root Port 在 8 GHz 的條目不同。
| 頻率 | 假設 SDD21 讀值 | 以正值表示的損耗 | 本例選列的名目範圍 |
|---|---|---|---|
| 1 GHz | −4.7 dB | 4.7 dB | 4.2–5.2 dB |
| 8 GHz | −25.0 dB | 25.0 dB | 24.5–25.5 dB |
SDD21 表示差分輸入到差分輸出的傳輸特性；本例以負 dB 記錄衰減，而表格以正值列損耗。兩個取樣點落在名目範圍內，但還要核對完整遮罩、回波損耗與通道條件。Figure 8-27 是 8.0 GT/s 的示例，讀它的頻率軸、損耗軸與邊界讀法即可；本例的數值要回到 16.0 GT/s 那一列。
§8.4.1.2 另要求 16.0／32.0／64.0 GT/s 的校準通道提供一系列損耗選項，範圍至少從高頻名目下限再少 2 dB，到高頻名目上限再多 3 dB。因此本例至少涵蓋 22.5–28.5 dB，相鄰選項差不得超過 0.5 dB。這些選項供後續調整壓力使用；單獨量到 25 dB 還沒有完成整個眼圖校準。
第二步：沿 Figure 8-26 區分 TP2 與 TP2P
先沿上方校準路徑，從來源經校準通道、Replica Channel（重現引出通道特性的參考通道）到 TP2。TP2 是可量測的資料；後處理再加入 behavioral Rx package（行為接收封裝模型）、Rx equalization 與 CDR（Clock and Data Recovery，時脈與資料恢復）模型，才建立 TP2P 的等效恢復眼圖。這些模型不表示 DUT 內部必須使用相同電路。
再看下方測試路徑：校準完成後，纜線改接到實際 DUT 的 Breakout Channel，最後讀 DUT 的 BER（Bit Error Rate，位元錯誤率）結果。上方的封裝與等化模型不是串在 DUT 後面的實體元件，也不能再重複加到實測 BER 上。
損耗參考點要分欄記錄。§8.4.1.2 以 TP3 到 TP2 描述校準通道的 SDD21；§8.4.2.1 又特別說明，16.0 GT/s 的總通道損耗保留將 TP1–TP3 纜線計入的既有測法，32.0／64.0 GT/s 則把該纜線視為產生器的一部分。前表只帶讀通道名目條目的兩個頻點，不是後續每一步總損耗的替代值。
第三步：從 Table 8-10 找目標，再讀 Note 4 與 Note 8
選 16.0 GT/s 欄：TRX-UI=62.5 ps、目標眼寬 TRX-ST=0.30 UI、目標眼高 VRX-ST=15 mVPP。EH 是 Eye Height（眼高），EW 是 Eye Width（眼寬）；所以本例的名目眼寬為 0.30 × 62.5 = 18.75 ps。
Note 4 指定這些目標參照 TP2P，不能拿 TP2 的原始開口直接比較。Note 8 則要求校準 EH／EW 時關閉共模干擾，完成後在 stressed-eye jitter test 再開啟。本例的 VRX-CM-INT 是 120 MHz、150 mVPP 的單音共模干擾，且依 Note 8 在 TP2 量測、不作後處理；因此，校準紀錄與測試紀錄要各自保留共模干擾的開關狀態與幅度。
接著讀 §8.4.2.1 的 16.0 GT/s 步驟：先以適用的壓力設定與通道開始，依模型眼圖選 Tx preset（預先定義的等化組合），逐步增加通道損耗，再依規則重選 preset、調整 Sj（Sinusoidal Jitter，正弦抖動）、差分干擾與擺幅，取得合法的最後組合。Figure 8-42 把這些調整位置畫在來源、通道與後處理旁；閱讀時要把每個箭頭連回它實際改變的條件。
第四步：多次量測的平均值，確認的是校準視窗
假設其餘校準步驟與工具要求均已按本次條件完成，下面只摘出同一個最終設定的五次 TP2P 結果，均為後處理模型在 10−12 BER 對應條件下的眼圖；實際 DUT 錯誤率另於第五步測試。§8.4.2.1 要求至少五次量測，實際次數還要足以得到穩定值；16.0 GT/s 的最終平均眼高容許 15 ± 1.5 mV，平均眼寬容許 18.75 ± 0.5 ps。
| 校準量 | 五次假設讀值 | 平均值 | 最終平均值視窗 |
|---|---|---|---|
| EH | 14.5, 15.0, 15.5, 15.2, 14.8 mVPP | 15 mVPP | 13.5–16.5 mVPP |
| EW | 18.5, 18.8, 18.9, 18.6, 18.95 ps | 18.75 ps | 18.25–19.25 ps |
兩個平均值均符合最後視窗。在通道、壓力與 preset 選擇等校準步驟也完成的前提下，這組設定可接著用於 DUT 測試。若平均值不符，就先調整測試壓力再量；這一步處理的是測試訊號，尚未取得 Endpoint 的接收結果。
第五步：改接 DUT 後，再確認接收結果與掃頻範圍
§8.4.2.2.1 要求 BERT（Bit Error Rate Tester，位元錯誤率測試器）的 Tx 使用 Modified Compliance Pattern。校準時固定的 Tx preset，進入 DUT 測試後可依規則調整，讓實際接收器取得較好的眼圖餘裕；共模干擾等測試條件也須切換到測試階段的設定。依 §8.4.2，測 Rx 時 DUT 的其他 PCIe Lanes 須收送資料；其他 I/O 的活動則是建議，兩者的要求強度不同。
本例採 16.0 GT/s、CC，且元件支援 32.0 GT/s，因此沿 Figure 8-45 查 Sj mask。先看橫軸頻率與縱軸 Sj 幅度（單位是 UI），再讀 §8.4.2.2.1：CDR 初始鎖定後須按適用規則改為掃頻條件；33 kHz 必須測試，並不是在其他掃頻測點持續疊加的背景 tone。16.0 GT/s 的 210 MHz 附加 tone，幅度取校準時 100 MHz Sj 幅度減去 0.1 UI；若校準 Sj 低於 0.1 UI，則不加這個 tone。這項設定要從校準紀錄帶入，不能只留下最後 EH／EW。
假設 DUT 報告只留下「CDR 已鎖定」及「某個掃頻測點未觀察到錯誤」。目前仍缺測試量、錯誤計數、其他所選頻點與完整壓力條件。16.0 GT/s 的目標是適用掃頻範圍內 BER 符合 10−12；規格不要求逐一測遍連續頻率，但應選足夠測點以涵蓋可能的共振失敗，且 33 kHz 是明確必測點。單一零錯誤摘要還不足以完成這項判定。
Base 6.0 §§8.4.1.1–8.4.1.2、Figure 8-26 Rx Test board Topology for 16.0 and 32.0 GT/s、Table 8-8 Calibration Channel IL Limits（pp.1357–1361）；§8.4.2.1、Figure 8-42 Layout for Calibrating the Stressed Jitter Eye at 16.0, 32.0, and 64.0 GT/s（pp.1376–1379）；Table 8-10 Stressed Jitter Eye Parameters、Notes 4／8（p.1380）；§8.4.2.2.1 Sj Mask（pp.1382–1385）、Figure 8-45（p.1385）。
校準通道、實際平台通道與外形規格，怎麼接起來？
前面的校準通道用來產生接收測試的壓力；平台通道是否合格，還要按 §8.5.1 的範圍判讀。Captive channel 指平台設計涵蓋 Tx pin 到 Rx pin 的整段通道。若設計由不同板卡或元件分擔，須接上適用的 form-factor specification；CEM 是一個例子，該分工情境由外形規格優先定義。本章沒有用未提供的外形規格補上板卡數值。
沿 Figure 8-56／8-57，先取得通道特性，再加入 Tx／Rx 的行為封裝模型，成為 die pad 到 die pad 的拓撲；模型還須包含受干擾路徑與足夠的串擾來源。最後套用適用的發送條件、接收等化及時脈恢復，才看接收判決位置的眼圖。
Figure 8-57 的正式標題只列 8.0 與 16.0 GT/s；鄰近文字才進一步列出 32.0／64.0 GT/s 的模型要求。以本例 16.0 GT/s 為例，通道模擬使用 first-order CTLE（連續時間線性等化器）與 two-tap DFE（兩個抽頭的判決回授等化器）作最低能力模型。這是規格的驗證模型，不是指定 DUT 的電路結構；也不能把前章的 Tx 測試通道直接當成本章的 Rx 校準通道。
Base 6.0 §8.5.1 Channel Compliance Testing（pp.1400–1402）；Figure 8-56 Flow Diagram for Channel Tolerancing at 2.5 and 5.0 GT/s、Figure 8-57 Flow Diagram for Channel Tolerancing at 8.0 and 16.0 GT/s（p.1401）；§8.5.1.1 Behavioral Transmitter and Receiver Package Models（p.1402 起）。
共同時脈會改變哪些觀察條件？
Refclk（Reference Clock，參考時脈）不只是示意圖的一條連線。§8.6.6 的 Common Refclk 架構把同一來源分配給 Tx 與 Rx，部分低頻變動會共同傳遞；最後到接收判決位置的相對時序，還受 Tx／Rx PLL（Phase-Locked Loop，鎖相迴路）、CDR 與傳輸延遲差影響。
讀 Figure 8-89 時，先找共同來源分到兩端的路徑，再找 Tx 資料路徑與 Rx 取樣時脈路徑的差異。§8.6.5 又把後處理分成兩類：edge filtering 減少量測取樣造成的誤差；另一類用行為模型描述 PLL、CDR 與適用的 transport delay。這些濾波組合得到判決位置的有效 Refclk jitter，不是把所有原始 jitter 直接相加。
§8.6.4 在此沒有為 Independent Refclk（IR，獨立參考時脈）定義相同的 Refclk 傳遞函數與對應 jitter limits；這不表示 IR 沒有其他發送或接收要求。本例若改為 IR，就要重新選 Sj profile 與適用模型，不能沿用 CC 的 Figure 8-45。前章 Chapter 20 已帶讀 Tx 的時脈取樣選表，本章不重複那套流程。
§8.6.1 的 Refclk 測試對象是時脈來源，本節的 DUT 測試對象則是 Rx；兩種測試的參考點與結果應分開保存。只有各自的條件齊全，才能把時脈、通道與接收結果串成同一條分析路徑。
Base 6.0 §8.6.1 Refclk Test Setup（p.1420）；§8.6.4 Refclk Architectures Supported、§8.6.5 Filtering Functions Applied to Raw Data（p.1426）；§8.6.6 Common Refclk Rx Architecture (CC)、Figure 8-89 Common Refclk Rx Architecture for all Data Rates Except 32.0 and 64.0 GT/s（p.1428）。
版本與來源
本章以 PCI Express Base Specification Revision 6.0（6.0-1.0-PUB）為準，所列印刷頁碼與 PDF 檢視器頁碼相同。案例讀值、假設與階段摘錄均為作者建立，不是實測報告或合規證明。
本章閱讀位置與用途
- §8.4.1（p.1357）：各速率 recovered-eye 參考點；§§8.4.1.1–8.4.1.2、Figure 8-26、Figure 8-27 Example Calibration Channel IL Mask Excluding Rx Package for 8.0 GT/s、Table 8-8（pp.1357–1361）：校準通道與量測位置。
- §8.4.2 Stressed Eye Test、§8.4.2.1（pp.1376–1379）：來源、通道、preset 與壓力調整；16.0 GT/s 的最後平均值視窗見 p.1377，纜線計入方式見 p.1376。
- Table 8-10（pp.1380–1381）：目標、單位與 Note 4／8 的參考點及共模切換；§8.4.2.1.1 Post Processing Tool Requirements（p.1381）：校準工具一致性要求。
- §8.4.2.2、§8.4.2.2.1（pp.1382–1385）：DUT 的圖樣、鎖定與 Sj 測試；Figure 8-45 Sj Mask for Receivers Operating in CC mode at 16.0 GT/s（p.1385）。
- §8.5.1、Figures 8-56／8-57（pp.1400–1402）：平台通道與最低能力模型；§8.6.1、§§8.6.4–8.6.6、Figure 8-89（pp.1420、1426–1428）：Refclk 測試、架構與濾波。